IBM przesuwa granice miniaturyzacji. Nowy proces ma zejść do poziomu 1 angstroma

IBM zaprezentowało koncepcję procesu litograficznego, który ma pozwolić zejść w okolice 0,7 nm, a w dalszej perspektywie nawet do 1 angstroma. Firma przedstawia tę architekturę jako fundament kolejnej generacji układów scalonych, w których gęstość upakowania tranzystorów ma sięgnąć poziomów dotąd rozpatrywanych głównie w modelach teoretycznych.

W centrum projektu znajduje się nowa struktura tranzystorów, określana przez IBM jako nanostack. Rozwiązanie zakłada pionowe układanie elementów aktywnych, co pozwala znacząco zwiększyć liczbę tranzystorów na pojedynczym kawałku krzemu. Według deklaracji firmy możliwe jest osiągnięcie gęstości rzędu 100 miliardów tranzystorów na układzie wielkości paznokcia.

„Ogłaszamy, że nie jest to jedynie niewielki krok naprzód, lecz znaczący skok naprzód, umożliwiający nawet o 50 procent wyższą wydajność lub o 70 procent większą efektywność [w porównaniu z procesem 2 nm], a także wskazujący drogę do przyszłości, w której obliczenia staną się znacznie wydajniejsze bez konieczności zwiększania zużycia energii” — oświadczył dyrektor IBM Research, Jay Gambetta.

Nowa architektura tranzystorów zamiast klasycznego skalowania

IBM podkreśla, że rozwój nie opiera się już wyłącznie na zmniejszaniu pojedynczych elementów w płaszczyźnie. W nanostacku tranzystory typu n oraz p są układane jeden nad drugim, a ich połączenia realizowane są w sposób umożliwiający niezależne sterowanie każdą warstwą.

Kluczowym elementem konstrukcji jest zastosowanie trójwymiarowej struktury nanopłytek oraz nowego podejścia do łączenia warstw poprzez pojedyncze wiązania dielektryczne. W praktyce pozwala to projektować górne i dolne elementy tranzystorów z wykorzystaniem różnych materiałów, dostosowanych do ich funkcji. IBM wskazuje, że taka architektura ma otworzyć drogę do wyższej wydajności oraz większej efektywności energetycznej w porównaniu z technologią 2 nm zaprezentowaną wcześniej przez firmę.

Skok w gęstości upakowania i nowe możliwości dla AI

Według przedstawicieli IBM nowa struktura może zapewnić nawet znaczący wzrost wydajności przy jednoczesnym ograniczeniu zapotrzebowania na energię. W wewnętrznych analizach pojawiają się także wyniki dotyczące pamięci SRAM, gdzie odnotowano skalowanie na poziomie około 40 procent. Firma zwraca uwagę, że rozwój układów AI coraz silniej zależy od dostępnej pamięci podręcznej i możliwości jej integracji z logiką obliczeniową. W tym kontekście nanostack ma być odpowiedzią na rosnące potrzeby związane z akceleratorami sztucznej inteligencji.

IBM sugeruje również, że architektura może znaleźć zastosowanie w procesorach CPU, GPU oraz układach mobilnych, a jej elastyczność ma umożliwić dopasowanie do różnych klas urządzeń.

Spór o granice technologii i porównania z konkurencją

Choć IBM przedstawia swoją koncepcję jako przełomową, podobne kierunki rozwoju były sygnalizowane już wcześniej przez inne firmy. Intel mówił o trójwymiarowym układaniu tranzystorów w kontekście przyszłych generacji procesów produkcyjnych, jednak rozwiązania te nie weszły jeszcze do masowej produkcji.

Z kolei TSMC pracuje nad wdrożeniem technologii 2 nm, której produkcja ma rozpocząć się w drugiej połowie dekady. W tym samym czasie IBM wskazuje już kierunek dalszej miniaturyzacji, wykraczający poza standardowe skalowanie nanometryczne.

W dyskusji o przyszłości architektur 3D pojawia się również Huawei, które rozwijało koncepcję LogicFolding opartą na łączeniu oddzielnych wafli w jedną strukturę logiczną.

Litografia i wyzwania produkcyjne

IBM nie prowadzi obecnie własnej produkcji układów scalonych, co oznacza, że kluczowe dla przyszłości nanostacka będzie wdrożenie technologii przez zewnętrzne fabryki. Firma podkreśla, że jej wcześniejsze rozwiązania są już wykorzystywane przez producentów półprzewodników, choć nie wskazuje konkretnych partnerów dla procesu subnanometrowego.

W tle pozostaje również rozwój narzędzi litograficznych. ASML rozwija systemy EUV wysokiej NA, które mają umożliwić dalsze zmniejszanie struktur układów scalonych i realizację kolejnych generacji procesów produkcyjnych. IBM wskazuje też na współpracę i zainteresowanie ze strony projektów takich jak Rapidus, japońskiej inicjatywy półprzewodnikowej, której celem jest rozwój produkcji w technologii 2 nm.

Kierunek: architektury 3D i nowe materiały

Nanostack IBM nie jest jedyną próbą odejścia od klasycznej architektury płaskiej. Wcześniejsze koncepcje 3D zakładały układanie elementów w pionie, jednak IBM rozwija ten kierunek poprzez dodatkowe przesunięcia warstw i niezależne prowadzenie sygnałów dla każdej z nich. Firma podkreśla, że takie podejście pozwala optymalizować materiały kanałów tranzystorów w zależności od ich położenia w strukturze, co ma zwiększać elastyczność projektową przyszłych układów. IBM wskazuje także długoterminową ścieżkę rozwoju, w której możliwe będzie zejście do poziomu 1 angstroma w perspektywie około dekady.