Intel zwiastuje hybrydowy układ Lakefield, korzysta z technologii Foveros

Intel udostępnił nowy renderowany materiał wideo, który daje nam wgląd w jego nadchodzącą rodzinę procesorów Lakefield. Jest to o tyle interesujące, że ta bazować będzie na trójwymiarowej budowie układów, gdzie poszczególne elementy mogą być układane w stosy. Mowa tu o technologii Foveros, która prezentowana była pod koniec zeszłego roku w trakcie Intel Architecture Day i choć szczegóły wciąż pozostają tajemnicą, to jednak krótki klip wideo daje nam możliwość zapoznania się z kompozycją układów Lakefield. W tym przypadku niebieska ekipa odejdzie od tradycyjnego monolitycznego bloku umieszczanego na laminacie, ponieważ Foveros jest hybrydową architekturą CPU, pozwalającą nam tworzenie procesorów składających się z mniejszych podukładów (takich jak, CPU, iGPU, procesor AI czy kontroler pamięci), w tym takich, które przy tradycyjnym podejściu musiałyby być stosowane jako samodzielne, zewnętrznej chipy. Dzięki tego typu trójwymiarowym układom komponowanym ze stosów, Intel pozwoli producentom na tworzenie mniejszych, bardziej kompaktowych urządzeń.

Dzięki tego typu trójwymiarowym układom komponowanym ze stosów, Intel pozwoli producentom na tworzenie mniejszych, bardziej kompaktowych urządzeń.

„Rezultatem jest produkt, który jest zoptymalizowany pod kątem efektywności energetycznej, immersyjnej grafiki, I/O oraz pamięci, ale w formie małego SoC o wymiarze ok. 12 mm². Kiedy sparuje się tę hybrydową architekturę CPU z inicjatywą techniki układów 3D, którą nazywamy Foveros, pozwoli to na układanie w stosy poszczególnych elementów w trzech, a nie dwóch wymiarach - tłumaczy Intel. Zaprezentowany na materiale hybrydowy układ Lakefield składa się z pojedynczego wysokowydajnego rdzenia Sunny Cove, który produkowany jest w 10 nm procesie technologicznym oraz czterech dodatkowych, które bazują na tej samej litografii. Poza tym, znajdziemy tu także chip z 1,5 MB pamięci cache L2 i 4 MB pamięci last-level cache (LLC). Do tego Intel Graphics Gen11, pamięci LP-DD4, procesor wyświetlacza Gen 11.5, procesor przetwarzania sygnału obrazu oraz kilka innych komponentów ukazanych na grafice.

Takie łączenie ze sobą większych i mniejszych rdzeni o różnej wydajności zdaje się przypominać technologię big.LITTLE od ARM, która wykorzystywana jest w procesorach mobilnych, dedykowanych smartfonom czy tabletom. Dzięki takiemu hybrydowemu podejściu możliwe będzie stworzenie zdecydowanie mniejszych systemów przez producentów OEM. Dla przykładu pozwoli to np. na upchnięcie procesora Lakefield na płycie głównej, która mierzy zaledwie 125 mm x 30 mm, czyli długości przeciętnego długopisu i niewiele większej szerokości. Intel zapewnia, że Lakefield trafi do produkcji jeszcze w tym roku, ale nie zdradza, kiedy to nastąpi. Spodziewać można się premiery pod koniec roku, wraz z nadejściem 10 nm procesorów Cannon Lake (te nie będą jednak korzystać z technologii Foveros). Jak na razie nie wiemy nic na temat wydajności tych układów, więc musimy uzbroić się w nieco cierpliwości.