Nowe procesory Intela mają być dużo lepsze. Wszystko przez kluczową funkcję

Po kilku generacjach procesorów pozbawionych obsługi AVX-512 Intel może wreszcie przywrócić jedną z najbardziej zaawansowanych technologii instrukcji wektorowych. 

Na trop tej zmiany naprowadziła najnowsza łatka do jądra Linuksa, która sugeruje, że nadchodzące procesory Nova Lake zaoferują natywną obsługę AVX-512 zarówno na rdzeniach Performance (P-Core), jak i Efficient (E-Core). Jeśli informacje się potwierdzą, będzie to pierwsza rodzina konsumenckich procesorów Intela z pełnym wsparciem AVX-512 od czasu 11. generacji Rocket Lake.

Dlaczego AVX-512 zniknęło?

Intel wycofał AVX-512 wraz z premierą procesorów Alder Lake. Powodem była hybrydowa architektura, w której rdzenie E-Core nie obsługiwały 512-bitowych instrukcji. W praktyce oznaczało to, że przeniesienie wątku wykorzystującego AVX-512 z rdzenia P-Core na E-Core mogło prowadzić do błędów lub nawet natychmiastowego zamknięcia aplikacji.

Rozwiązaniem miała być architektura AVX10, pozwalająca na ujednolicenie zestawu instrukcji pomiędzy różnymi typami rdzeni. Dotychczas zakładano jednak, że energooszczędne rdzenie będą ograniczone do wykonywania instrukcji 256-bitowych.

Intel wycofał AVX-512 wraz z premierą procesorów Alder Lake.

Źródło: Future

Nowe przecieki dają nadzieję

Opublikowane zmiany w kodzie Linuksa wskazują na znacznie ambitniejsze plany. Wszystko sugeruje, że w Nova Lake zarówno rdzenie P-Core, jak i E-Core będą obsługiwać pełne instrukcje 512-bitowe. Oznaczałoby to koniec ograniczeń wynikających z hybrydowej budowy procesorów oraz większą swobodę działania systemowego planisty zadań.

To istotna wiadomość przede wszystkim dla profesjonalistów wykorzystujących aplikacje do renderingu, kodowania wideo, symulacji naukowych czy obliczeń związanych ze sztuczną inteligencją, ponieważ zadania tego typu potrafią znacząco przyspieszyć dzięki AVX-512.

Intel chce dogonić AMD

Powrót AVX-512 pozwoliłby Intelowi skuteczniej rywalizować z procesorami AMD opartymi na architekturze Zen 5, które już oferują natywną obsługę 512-bitowych instrukcji. W poprzedniej generacji Zen 4 AMD realizowało takie operacje w dwóch cyklach zegara przy użyciu jednostek 256-bitowych, natomiast Zen 5 zapewnia już pełną szerokość wykonania.

Na razie informacje pochodzą wyłącznie z łatek do jądra Linuksa i nie zostały oficjalnie potwierdzone przez Intela, więc zanim to nie nastąpi radzimy podchodzić do nich z pewnym dystansem.