Samsung odkłada najdroższe maszyny ASML. High NA EUV mają trafić dopiero do produkcji chipów 1 nm

Samsung nie zamierza spieszyć się z wykorzystaniem najbardziej zaawansowanych maszyn litograficznych ASML. Koreański gigant planuje zastosować technologię High NA EUV dopiero przy produkcji układów 1 nm, choć wcześniej można było oczekiwać jej wykorzystania również przy bardziej dojrzałych procesach.

Decyzja Samsunga jest szczególnie interesująca, ponieważ podobny kierunek obrała wcześniej firma TSMC. Najwięksi producenci kontraktowi chipów najwyraźniej nie chcą ponosić ogromnych kosztów wdrożenia technologii High NA EUV, dopóki korzyści z jej zastosowania nie będą wystarczająco duże.

Samsung przesuwa High NA EUV na epokę chipów 1 nm

Informację przekazał ChangMin Park, wiceprezes ds. technologii w Samsung Electronics, podczas konferencji Next-Generation Lithography + Patterning Conference 2026 w Korei Południowej. Według jego deklaracji Samsung zamierza wykorzystywać maszyny High NA EUV przy kolejnych generacjach procesu technologicznego, w tym przy węzłach 2 nm i 1,4 nm, ale ich kluczowe zastosowanie ma rozpocząć się od technologii A10 odpowiadającej klasie 1 nm.

Masowa produkcja układów wykorzystujących takie rozwiązania może rozpocząć się około 2030 roku. Samsung zakłada więc, że przez najbliższe lata będzie rozwijał zaawansowane procesy produkcyjne bez pełnego uzależnienia od najnowszej generacji urządzeń ASML.

To ważna decyzja biznesowa. High NA EUV nie jest po prostu kolejną wersją maszyny używanej w fabryce półprzewodników. To ogromne i niezwykle skomplikowane urządzenie, którego wdrożenie wymaga odpowiedniej infrastruktury, przygotowania fabryki oraz kosztownej konfiguracji procesu produkcyjnego.

Dlaczego High NA EUV jest tak ważne?

Produkcja nowoczesnych procesorów przypomina drukowanie niezwykle skomplikowanych wzorów na powierzchni krzemu. Im mniejsze elementy chce stworzyć producent, tym większe wymagania stawia przed systemem litograficznym.

W klasycznej litografii EUV wykorzystywane jest światło o długości fali 13,5 nm. Kolejne generacje urządzeń próbują zwiększyć możliwości tej technologii między innymi poprzez zastosowanie większej apertury numerycznej.

Standardowe systemy EUV wykorzystują aperturę na poziomie około 0,33 NA. High NA EUV firmy ASML zwiększa ją do 0,55 NA. Taka konstrukcja pozwala odwzorowywać na waflu jeszcze drobniejsze struktury.

W praktyce może to ograniczyć konieczność wielokrotnego nanoszenia wzorów. Przy bardziej tradycyjnych rozwiązaniach część skomplikowanych struktur wymaga kilku etapów litografii. Każdy dodatkowy etap zwiększa koszty produkcji, wydłuża proces i może generować kolejne źródła błędów.

High NA EUV ma więc ogromny potencjał dla układów, których tranzystory będą jeszcze mniejsze.

Najdroższa technologia nie zawsze opłaca się od razu

Problemem jest cena oraz skomplikowanie całego rozwiązania.

Pierwszy komercyjny system High NA EUV został dostarczony przez ASML firmie Intel. Urządzenie waży około 165 ton i wymaga specjalnego przygotowania pomieszczeń produkcyjnych. Intel rozpoczął instalację systemu w swoim zakładzie D1X w Oregonie, a prace związane z instalacją i kalibracją zostały zakończone w 2024 roku.

Dla producentów chipów nie jest więc oczywiste, że zakup takiej maszyny natychmiast przyniesie przewagę ekonomiczną. Jeżeli podobny rezultat można osiągnąć przy użyciu obecnych systemów EUV oraz dodatkowych etapów procesu, fabryka może przez pewien czas pozostać przy starszej technologii.

Właśnie w tym kierunku wydaje się zmierzać Samsung.

TSMC również nie spieszy się z High NA EUV

Samsung nie jest jedynym gigantem, który ostrożnie podchodzi do najnowszych urządzeń ASML.

Wcześniejsze doniesienia wskazywały, że TSMC analizuje alternatywne rozwiązania dla produkcji jeszcze bardziej zaawansowanych układów. Jedną z rozważanych technologii są fotomaski pozwalające ograniczyć potrzebę korzystania z High NA EUV przy niektórych przyszłych procesach.

Tajwański producent pozostaje największym na świecie graczem w segmencie kontraktowej produkcji układów scalonych, dlatego jego decyzje dotyczące technologii litograficznej są uważnie obserwowane przez całą branżę.

Jeżeli zarówno TSMC, jak i Samsung przesuwają szerokie zastosowanie High NA EUV na późniejsze generacje procesów, może to świadczyć o tym, że obecne maszyny EUV nadal zapewniają producentom wystarczające możliwości.

Intel znalazł się w zupełnie innej sytuacji

Intel już wcześniej zdecydował się na znacznie bardziej agresywne wdrażanie High NA EUV. Firma zainstalowała pierwszy komercyjny system tego typu w swoim zakładzie w Oregonie i wykorzystuje go do rozwoju przyszłych technologii produkcyjnych.

Dla Intela inwestycja ma dodatkowe znaczenie. Producent próbuje odbudować pozycję swojego biznesu produkcyjnego i konkurować o zamówienia z TSMC oraz Samsungiem. Dostęp do najnowszych technologii litograficznych może być jednym z elementów tej strategii.

Samsung i TSMC mają jednak inną sytuację. Obie firmy dysponują rozbudowanymi liniami produkcyjnymi wykorzystującymi istniejące systemy EUV. Mogą więc dokładnie oceniać, kiedy przejście na High NA EUV przyniesie wystarczająco dużą korzyść.

Chipy 1 nm będą momentem prawdy

Najważniejsza część planu Samsunga zaczyna się przy technologii A10. Firma uważa, że od tej generacji High NA EUV stanie się praktycznie niezbędne.

Przy procesach klasy 1 nm dalsze zmniejszanie struktur będzie wymagało coraz bardziej zaawansowanych metod produkcji. Możliwość wykonywania bardziej skomplikowanych wzorów w mniejszej liczbie etapów może mieć wtedy znacznie większą wartość niż przy obecnych generacjach.

Samsung przewiduje wykorzystanie High NA EUV również przy kolejnych procesach następujących po A10. Jeżeli harmonogram zostanie utrzymany, początek nowej dekady może przynieść wyraźne zwiększenie znaczenia maszyn ASML w najbardziej zaawansowanych fabrykach półprzewodników.

Na razie Samsung pokazuje jednak, że nie zamierza kupować najdroższej technologii tylko dlatego, że jest najnowsza. Koreański producent chce wykorzystać High NA EUV wtedy, gdy granice obecnej litografii zaczną naprawdę ograniczać rozwój kolejnych generacji chipów.