TSMC znalazło sposób na tańsze chipy. To nie nowy proces, ale sposób pakowania

Przez lata wyścig w branży półprzewodników sprowadzał się do jednego pytania: kto pierwszy jeszcze bardziej zmniejszy tranzystory i zaoferuje bardziej zaawansowany proces technologiczny. Dziś jednak coraz więcej wskazuje na to, że przyszłość sztucznej inteligencji może zależeć od czegoś znacznie mniej spektakularnego na pierwszy rzut oka. Najnowsze doniesienia dotyczące TSMC sugerują, że tajemnica kolejnego wielkiego skoku wydajności nie kryje się w samym chipie, lecz w sposobie jego pakowania.

Według znanego analityka Ming-Chi Kuo tajwański gigant pracuje nad nową technologią o nazwie CoPoS, która może znacząco obniżyć koszty produkcji układów AI i jednocześnie otworzyć drogę do tworzenia jeszcze większych akceleratorów wykorzystywanych przez firmy rozwijające sztuczną inteligencję.

TSMC szuka nowej drogi dla układów AI

Rosnące wymagania modeli sztucznej inteligencji sprawiają, że producenci półprzewodników stają przed coraz trudniejszym zadaniem. Dzisiejsze układy muszą oferować ogromną moc obliczeniową, dostęp do błyskawicznej pamięci oraz wysoką przepustowość przesyłu danych między poszczególnymi elementami. W praktyce oznacza to, że samo zmniejszanie tranzystorów przestaje wystarczać. Coraz większą rolę odgrywa sposób łączenia wielu chipletów, pamięci HBM i pozostałych komponentów w jeden spójny układ.

Właśnie tutaj pojawia się CoPoS, czyli Chip-on-Panel-on-Substrate. Nowa technologia ma zastąpić część obecnie wykorzystywanych procesów opartych na tradycyjnych waflach krzemowych. Zamiast okrągłych wafli TSMC chce wykorzystywać prostokątne panele, które pozwalają efektywniej zagospodarować powierzchnię produkcyjną. Rezultat ma być bardzo konkretny: mniej odpadów, większa liczba gotowych układów oraz niższe koszty produkcji.

Większe procesory bez gwałtownego wzrostu kosztów

Jednym z największych problemów współczesnych akceleratorów AI jest ich rozmiar. Każda kolejna generacja układów staje się bardziej skomplikowana, zawiera więcej pamięci oraz większą liczbę elementów obliczeniowych. Obecne technologie pakowania zaczynają zbliżać się do swoich granic. Producenci potrzebują rozwiązań pozwalających budować coraz większe konstrukcje bez drastycznego zwiększania kosztów.

CoPoS ma właśnie taki cel. Przetwarzanie na poziomie paneli umożliwia tworzenie znacznie większych pakietów niż obecne rozwiązania bazujące na waflach. To szczególnie ważne dla sektora AI, gdzie liczy się możliwość umieszczenia ogromnych zasobów pamięci i mocy obliczeniowej w jednym module.

Dla użytkowników końcowych nazwa CoPoS prawdopodobnie nigdy nie będzie tak rozpoznawalna jak 2 nm czy 1,4 nm. Dla firm budujących przyszłość sztucznej inteligencji może jednak okazać się jednym z najważniejszych osiągnięć najbliższych lat.

NVIDIA może być jednym z pierwszych beneficjentów

Według informacji przekazanych przez Ming-Chi Kuo nowa technologia może zostać wykorzystana przez przyszłe generacje akceleratorów AI firmy NVIDIA. Mówi się między innymi o rodzinie układów Feynman, która ma pojawić się pod koniec tej dekady. Rosnące potrzeby związane z trenowaniem coraz większych modeli AI sprawiają, że producenci sprzętu szukają każdej możliwości zwiększenia wydajności i ograniczenia kosztów produkcji.

Szkło nie będzie częścią gotowego układu

Wokół technologii CoPoS pojawiło się wcześniej sporo nieporozumień. Część obserwatorów branży zakładała, że szkło stanie się integralnym elementem finalnego pakietu półprzewodnikowego. Kuo twierdzi jednak, że rzeczywistość wygląda inaczej. Szkło ma pełnić jedynie funkcję tymczasowego nośnika wykorzystywanego podczas procesu produkcyjnego. Gotowy produkt nadal będzie korzystał z tradycyjnego substratu.

To rozwiązanie ma pozwolić producentowi zachować wysoką wydajność i kompatybilność z obecnymi procesami, jednocześnie poprawiając efektywność produkcji.

Najważniejsza wojna branży toczy się dziś poza procesem technologicznym

Jeszcze kilka lat temu najwięcej uwagi przyciągały kolejne generacje litografii. Dziś coraz częściej mówi się o pakowaniu układów jako o jednym z kluczowych pól rywalizacji między największymi producentami półprzewodników. W przypadku współczesnych akceleratorów równie ważne jak liczba tranzystorów stają się połączenia między poszczególnymi elementami, przepustowość pamięci oraz efektywne zarządzanie energią.

Jeżeli CoPoS spełni pokładane w nim oczekiwania, TSMC może zyskać kolejną przewagę nad konkurencją. Produkcja masowa ma ruszyć około 2028 roku, a pierwsze efekty tej technologii mogą trafić do najbardziej zaawansowanych układów AI końca dekady.