Broadcom wprowadza przełomową technologię 3.5D F2F dla chipów AI

Broadcom Inc. ogłosiło premierę swojej nowatorskiej platformy 3.5D eXtreme Dimension System in Package (XDSiP), zaprojektowanej z myślą o firmach tworzących zaawansowane akceleratory sztucznej inteligencji (XPU). To innowacyjne rozwiązanie integruje aż 6000 mm² krzemu oraz do 12 stosów pamięci HBM w jednym pakiecie, oferując znaczne usprawnienia w zakresie wydajności i efektywności energetycznej dla dużych aplikacji AI.

Trening modeli generatywnej sztucznej inteligencji wymaga coraz większych zasobów obliczeniowych. Obecne potrzeby obejmują klastry od 100 tysięcy do nawet miliona jednostek XPU, co stawia przed branżą wyzwania, których nie jest w stanie zaspokoić tradycyjne prawo Moore’a.

To innowacyjne rozwiązanie integruje aż 6000 mm² krzemu oraz do 12 stosów pamięci HBM w jednym pakiecie.

Technologia 3.5D F2F – przyszłość integracji systemów

W miarę jak rośnie złożoność modeli, zaawansowana integracja systemowa staje się kluczowa dla rozwoju kolejnej generacji XPU.

W ciągu ostatniej dekady technologia 2.5D odegrała ważną rolę, ale potrzeby związane z dużymi modelami językowymi (LLM) wskazują na konieczność zastosowania bardziej zaawansowanego układania krzemu 3D. Broadcom, łącząc zalety technologii 2.5D i 3D, stworzył platformę 3.5D, która wyznaczać ma nowe standardy w projektowaniu XPU.

Jednym z kluczowych aspektów platformy XDSiP jest metoda układania Face-to-Face (F2F), która umożliwia bezpośrednie połączenie górnych warstw metalowych chipów. W porównaniu do tradycyjnej metody Face-to-Back (F2B), rozwiązanie F2F:

• Zwiększa gęstość sygnałów aż siedmiokrotnie,
• Redukuje zużycie energii na interfejsach między chipami aż 10-krotnie,
• Oferuje wyjątkową stabilność mechaniczną i minimalizuje zakłócenia elektryczne.

Platforma Broadcom wyróżnia się również kompaktowym formatem. Mniejsze rozmiary interposerów i opakowań obniżają koszty oraz poprawiają stabilność układów. Wiodący model 3.5D XPU integruje cztery rdzenie obliczeniowe, jeden rdzeń I/O oraz sześć modułów HBM, co zapewnia optymalną wydajność przy użyciu zaawansowanych procesów technologicznych TSMC.

Współpraca i perspektywy rozwoju

Broadcom podkreśla, że ich unikalne podejście do projektowania – oparte na standardowych narzędziach branżowych – umożliwiło sukces już przy pierwszej próbie integracji tych zaawansowanych technologii.

Frank Ostojic, wiceprezes i dyrektor generalny działu produktów ASIC w Broadcom, powiedział: „Zaawansowane pakowanie chipów jest kluczowe dla kolejnych generacji klastrów XPU. W ścisłej współpracy z naszymi klientami opracowaliśmy platformę 3.5D XDSiP, aby maksymalizować wydajność przy minimalizacji rozmiaru i kosztów”.

Dr Kevin Zhang, wiceprezes TSMC, dodał: „Nasza współpraca z Broadcom odegrała kluczową rolę w połączeniu najnowszych procesów logicznych TSMC z zaawansowanymi technologiami układania chipów 3D. Razem wprowadzamy te innowacje na rynek”.

Firma Fujitsu również dostrzegła potencjał tej technologii. Naoki Shinjo, wiceprezes Fujitsu, zapowiedział wykorzystanie platformy Broadcom w procesorze FUJITSU-MONAKA opartym na 2 nm architekturze Arm.

Produkcja już w 2026 roku

Broadcom ogłosiło, że rozpoczęcie produkcji 3.5D XDSiP planowane jest na luty 2026 roku. Większość klientów AI już zaadoptowała tę technologię, co podkreśla jej znaczenie w szybko rozwijającym się krajobrazie obliczeń AI.