SK Hynix i NVIDIA podobno chcą diametralnie przeprojektować GPU. Duże zmiany w zakresie pamięci

SK Hynix rozpoczęło rekrutację personelu zajmującego się projektowaniem półprzewodników, takich jak CPU i GPU. Firma najwyraźniej zamierza umieścić HBM4 bezpośrednio na procesorach, co nie tylko zmieni sposób, w jaki urządzenia logiczne i pamięci są zwykle ze sobą połączone, ale także sposób ich budowy. Jeśli SK Hynix odniesie sukces, może to w znacznym stopniu zmienić funkcjonowanie przemysłu odlewniczego.

Stosy pamięci HBM4 bezpośrednio na procesorach

Obecnie stosy HBM integrują osiem, 12 lub 16 kości pamięci oraz warstwę logiczną, która działa jak hub. Stosy HBM są umieszczane na interposerze obok CPU lub GPU i łączone z ich procesorami za pomocą 1024-bitowego interfejsu. Celem SK Hynix jest umieszczanie stosów HBM4 bezpośrednio na procesorach, całkowicie eliminując elementy pośredniczące. W pewnym stopniu podejście to przypomina 3D V-Cache od AMD, gdzie pamięć podręczna jest umieszczana bezpośrednio na matrycach procesora, ale HBM będzie oczywiście charakteryzował się znacznie większą pojemnością i będzie tańsze (ale jednocześnie wolniejsze).

NVIDIA zainteresowana pomysłem

Według nieoficjalnych doniesień SK Hynix omawia swoją metodę projektowania integracji HBM4 z kilkoma firmami, w tym z NVIDIĄ. Jest prawdopodobne, że SK Hynix i Zieloni wspólnie zaprojektują chip od początku i zlecą produkcję TSMC, które umieści również pamięci HBM4 od SK Hynix na chipach logicznych wykorzystujących technologię łączenia płytek. Aby półprzewodniki pamięciowe i logiczne działały jak jeden korpus na tej samej matrycy, nieunikniony jest wspólny projekt i bliska współpraca firm. 

Według nieoficjalnych doniesień SK Hynix omawia swoją metodę projektowania integracji HBM4 z kilkoma firmami, w tym z NVIDIĄ.

Pamięć HBM4 będzie wykorzystywać 2048-bitowy interfejs do łączenia się z procesorami hosta, więc interposery dla HBM4 będą niezwykle złożone i kosztowne. Nowe rozwiązanie, czyli bezpośrednie połączenie pamięci i układów logiki, pozwoli obniżyć te koszty. 

Uproszczenie projektowanie i redukcja kosztów

Chociaż umieszczenie stosów HBM4 bezpośrednio na chipach CPU lub GPU nieco uprości projekty chipów i obniży koszty, to wyzwaniem mogą być temperatury. Nowoczesne procesory, takie jak H100 od NVIDII, zużywają setki watów mocy i rozpraszają setki watów energii cieplnej. Pamięć HBM jest również dość energochłonna. Zatem chłodzenie pakietu zawierającego zarówno logikę, jak i pamięć, może wymagać bardzo wyrafinowanych metod, w tym chłodzenia cieczą i/lub zanurzenia. „Jeśli problem nagrzewania zostanie rozwiązany w dwie do trzech generacji, HBM i procesor graficzny będą mogły działać jak jeden organizm bez interposera” – powiedział Kim Jung-ho, profesor na Wydziale Elektryki i Elektroniki w KAIST.

Jednak integracja pamięci bezpośrednio w procesorach zmieni także sposób projektowania i produkowania chipów. Wytwarzanie pamięci DRAM przy użyciu tej samej technologii litograficznej co CPU i GPU i w tej samej fabryce zagwarantuje najwyższą wydajność, ale radykalnie zwiększy koszty pamięci, więc nie jest to opcja, która jest obecnie poważnie rozważana. Niemniej jednak wygląda na to, że pamięć i logika zbliżają się do siebie, zarówno dosłownie, jak i na poziomie technologii litograficznej. „W ciągu 10 lat «zasady gry» dotyczące półprzewodników mogą się zmienić, a rozróżnienie między półprzewodnikami pamięciowymi i logicznymi może stać się nieistotne” – powiedział informator w rozmowie z Joongang.co.kr.