Testowa produkcja litografii N4 od TSMC rozpocznie się szybciej niż planowano

Raz w roku TSMC organizuje konferencję, by pochwalić się osiągnięciami z ostatnich 12 miesięcy. Tegoroczne sympozjum technologiczne TSMC miało podobną formułę, a producent półprzewodników podzielił się postępami nad obecnie opracowywanymi procesami technologicznymi, w tym litografiami N6RF, N5A, N4 i N3. 4 nm Układy TSMC będą oparte na projekcie N5, ale oferować mają większą wydajność, sprawność energetyczną i gęstość tranzystorów w porównaniu z poprzednikiem. Produkcja testowa tych chipów nastąpić ma szybciej, niż się spodziewamy, gdyż tajwańskie przedsiębiorstwo pochwaliło się, że została ustalona na trzeci kwartał 2021 r (wcześniej planowano ją na czwarty kwartał).

4 nm Układy TSMC będą oparte na projekcie N5, ale oferować mają większą wydajność, sprawność energetyczną i gęstość tranzystorów w porównaniu z poprzednikiem.

Przesunięcie daty produkcji próbnej w 4 nm nie powinno mieć wpływu na 3 nm litografię. Według TSMC ten proces technologiczny będzie oparty na architekturze tranzystorów FinFET i zapewni do 15% przyrostu wydajności lub będzie zużywał do 30% mniej energii niż technologia N5. W każdym razie zapewni do 70% większe zagęszczenie. Podczas sympozjum technologicznego TSMC zaprezentowało również litografię N5A przeznaczoną do zastosowań w branży motoryzacyjnej. Pod względem wydajności i efektywności będzie oferować te same możliwości, co N5, a dodatkowo spełnia wymagania normy AEC-Q100 Grade 2.

Co więcej, TSMC opowiedziało o N6RF, procesie opartym na 6 nm, zaprojektowanym specjalnie dla rozwiązań 5G RF i WiFi 6/6E. Poprzednia generacja litografii RF była oparta na 16 nm, więc spodziewać można się tu naprawdę dużej poprawy. TSMC ogłosiło także, że rozszerza swoje technologie układania i pakowania 3D. Jeszcze w tym roku rozwiązania obliczeniowe będą mogły korzystać z większych planów pięter w przypadku pakietów INFO_oS i CoWoS. Jeśli chodzi o mobilne zastosowania, firma wprowadziła rozwiązanie InFO_B, które umożliwia klientom układanie pamięci DRAM w stosy w kompaktowej obudowie. Biorąc pod uwagę wszystkie plany TSMC oraz zapowiadaną rozbudowę infrastruktury, przyszłość firmy wygląda naprawdę imponująco.