TSMC prezentuje szczegóły 5 nm i 3 nm litografii. Nawet o 30% lepsza efektywność energetyczna

TSMC prezentuje szczegóły 5 nm i 3 nm litografii. Nawet o 30% lepsza efektywność energetyczna

Taiwan Semiconductor Manufacturing Company, znane lepiej jako TSMC, wystartowało ze swoim 26. technologicznym sympozjum, w trakcie którego producent podzielił się szczegółami odnośnie nadchodzących procesów technologicznych. Firma omówiła swoje 5 nm litografie (N5 i N5P), jak również 4 nm (N4) i 3 nm (N3), które trafią na rynek w najbliższych latach. TSMC uruchomiło już masową produkcję litografii N5, która korzysta z technologii EUV (ekstremalnie daleki ultrafiolet). Ta, według zapewnień producenta, dostarczy 30% poprawę energooszczędności i do 15% poprawę wydajności względem obecnej technologii N7 (7 nm), jak również 1,8x większe zagęszczenie. Biorąc pod uwagę fakt, że uruchomiona została już masowa produkcja na tym procesie, nie powinniśmy zbyt długo czekać na pierwsze produkty, które zrobią z niego użytek i prawdopodobnie będą to nowe układy mobilne z serii A od Apple.  

TSMC uruchomiło już masową produkcję litografii N5, która korzysta z technologii EUV.

Tajwańska firma opracowuje obecnie również poprawioną wersję 5 nm litografii, czyli N5P, której masowa produkcja ruszy w przyszłym roku. Technologia ta oferować ma 10% poprawę w zakresie energooszczędności i 5% w zakresie wydajność w porównaniu do procesu N5 i zaprojektowana została z myślą o wysokowydajnych zastosowaniach. Pełnoprawnym następcą 5 nm procesu N5 będzie jednak N3, czyli 3 nm litografia, której produkcja testowa rozpocznie się w 2021 roku, a układy z jej użyciem będą masowo wytwarzane w 2022 roku. W tym przypadku możemy oczekiwać pomiędzy 25% a 30% lepszej efektywności energetycznej względem N5 i od 10% do 15% lepszej wydajności. TSMC planuje również 4 nm proces N4, którego testowa produkcja także uruchomiona zostanie w 2021 roku, a masowa w 2022, ale w tym przypadku nie zdradzono żadnych szczegółów odnośnie możliwości. Wiadomo jednak, że zapewni on łatwą drogę przejścia z technologii N5.

Następny w kolejne jest oczywiście 3 nm proces technologiczny N3 i warto przypomnieć, że takowy znajduje się także w planach Samsunga, który chce wprowadzić go na rynek już w przyszłym roku. Koreański gigant w tym celu wykorzysta inną technologię o nazwie Gate-All-Around, gdzie tranzystory mogą być układane również pionowo, natomiast TSMC pozostaje przy FinFET. Tajwański producent wspomniał także o możliwości jeszcze niższych procesów i choć nie podał żadnych szczegółów, to zasugerował, że te wymagać będą nowych technologii, takich jak nanoprzewody czy tzw. nanosheety. Firma ma podobno kilka materiałów innych niż krzem, które można będzie sprowadzić do grubości poniżej 1 nm. To jednak jeszcze dość odległe plany, więc wiele może się jeszcze zmienić w tym zakresie.  

Pokaż / Dodaj komentarze do: TSMC prezentuje szczegóły 5 nm i 3 nm litografii. Nawet o 30% lepsza efektywność energetyczna

 0