TSMC zapowiada kilka 3 nm litografii. Na N2 poczekamy do 2025 roku

TSMC ogłosiło całą ofertę litografii klasy 3 nm, które zadebiutują w ciągu najbliższych trzech lat. Nowa technologia FinFlex zapewni projektantom chipów jeszcze większą elastyczność w optymalizacji każdej standardowej komórki pod kątem pożądanego zużycia energii, wydajności i gęstości.

TSMC zaprezentowało całą rodzinę procesów technologicznych N3. Projektanci chipów, tacy jak AMD, Apple, NVIDIA, a nawet Intel, będą wykorzystywać te litografie w ciągu najbliższych kilku lat do produkcji swoich najnowocześniejszych układów. Tajwańska firma opracowała łącznie pięć różnych litografii klasy 3 nm. Masowa produkcja N3 rozpocznie się jeszcze w tym roku, a pierwsze chipy mają trafić do klientów na początku przyszłego roku. N3E pojawi się później, przynosząc poprawę wydajności i efektywności energetycznej, z wyższymi uzyskami, ale nieco zmniejszoną gęstością logiki. 

Masowa produkcja N3 rozpocznie się jeszcze w tym roku, a pierwsze chipy mają trafić do klientów na początku przyszłego roku.

Około 2024 r. TSMC wprowadzi zaś N3P, który koncentruje się na poprawie wydajności. Z kolei N3S, które nie było uwzględnione w harmonogramie TSMC, zostało tylko krótko wspomniane w rozmowie przez starszego wiceprezesa Kevina Zhanga. Natomiast N3X pojawi się około rok później i pozwoli na ekstremalnie wysoką wydajność przy wyższych napięciach, a w tym przypadku energooszczędność i koszty zejdą na dalszy plan. Podobnie zresztą wygląda to w przypadku procesu N4X klasy 5 nm, którego masowa produkcja rozpocznie się w przyszłym roku.

Litografie N3 i N3E od TSMC będą również obsługiwać nową technologię FinFlex. Obecnie projektanci układów muszą wybrać jedną bibliotekę dla każdego bloku w SoC. Dzięki FinFlex nie będą mieli tego ograniczenia i będą mogli mieszać i dopasowywać różne biblioteki w każdym bloku. Mogą używać FinFET 2-1 (double-gate single-fin) w niektórych częściach, aby zmniejszyć zużycie energii i rozmiar układu (redukcja kosztów) oraz wybrać 3-2 FinFET w innych obszarach, w których najważniejsza jest maksymalna wydajność. Tymczasem 2-2 FinFET zapewniają równowagę między rozmiarem, wydajnością i zużyciem energii.

TSMC wspomniało również o nadchodzącym procesie N2, który będzie wykorzystywał tranzystory polowe typu gate-all-around (GAAFET), z planami rozpoczęcia masowej produkcji w drugiej połowie 2025 roku. W porównaniu z N3E, podobno pobiera on 25-30 procent mniej energii przy tej samej częstotliwości i pozwala na 10-15 procent większą wydajność przy takim samym zużyciu energii i liczbie tranzystorów. Jednocześnie gęstość chipów wzrośnie o ponad 10 procent.

Zobacz także:

• Samsung znów oszukuje? Telewizory rzekomo zmieniają parametry po wykryciu aplikacji testującej
• Poznaliśmy nieoficjalne limity mocy serii RTX 40. Dla topowego układu to aż 800 W!
• Cloudflare odparło najpotężniejszy atak HTTPS DDoS, jaki kiedykolwiek zarejestrowano